Программирование на JAVA

Позже вы познакомитесь с более сложными структурами, предназначенными для обеспечения высокой производительности. На рис. 8.1 показана архитектура процессора, при которой арифметико-логическое устройство (АЛУ) и все регист­ры соединены одной общей шиной. Это внутренняя шина процессора, которую не следует путать с внешней шиной, соединяющей процессор с основной памятью и устройствами ввода-вывода.

Линии данных и адреса внешней шины памяти на рис. 8.1 соединены с внут­ренней шиной процессора через регистр данных памяти, MDR, и регистр адреса памяти, MAR. У регистра MDR имеется два входа и два выхода. Данные могут за­гружаться в него либо с внешней шины памяти, либо с внутренней шины процессо­ра. Хранящиеся в MDR данные также могут быть помещены на любую из этих шин. Вход регистра MAR соединен с внутренней шиной, а его выход — с внеш­ней. Управляющие линии шины памяти соединены с дешифратором команды и управляющим логическим блоком. Это устройство отвечает за выдачу сигна­лов, которые управляют работой всех устройств внутри процессора и взаимодей­ствием с шиной памяти.

Количество регистров процессора с именами от R0 до R(n-l) в различных процессорах может быть совершенно разным


<< назад вперед >>