Программирование на JAVA

Реклама :




Этот входной сигнал называется синхронизирующим или такто­вым входом (clock input). Логический элемент с таким управлением получил на­звание вентильная SR-защелка. Логическая схема, таблица истинности, времен­ная диаграмма и графическое обозначение такой защелки продемонстрированы на рис. 2.25. Когда сигнал на синхронизирующем входе Clk равен 1, сигналы в точках S' и R' равны входным сигналам S и R соответственно. Когда Clk - 0, сиг­налы в точках S' и R' тоже равны 0 и изменить состояние защелки невозможно.


Рис. 2.25. Вентильная SR-защелка: схема (а); таблица истинности (б); временная диаграмма (в); графическое обозначение (г)

До сих пор для описания поведения логических схем мы использовали таблицы истинности. В таблице истинности приводятся выходные значения схемы, соот­ветствующие каждой комбинации входных значений. Те логические схемы, вы­ходные значения которых уникально определены для каждого входного значе­ния, называются комбинаторными. Именно схемы этого класса обсуждались в разделах 2.1-2.4. Схемы, содержащие запоминающие элементы, относятся к другому классу и называются последовательными (рис


<< назад вперед >>